24.11.2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2003年11月19日

出 願 番 号

特願2003-389264

Application Number: [ST. 10/C]:

[JP2003-389264]

出 願 人
Applicant(s):

財団法人北九州産業学術推進機構

2005年 1月13日

特許庁長官 Commissioner, Japan Patent Office





BEST AVAILABLE COPY

【書類名】 特許願 【整理番号】 TP030038 特許庁長官殿 【あて先】 【国際特許分類】 G06F 15/60 G01R 31/28 【発明者】 福岡県福岡市中央区鳥飼3丁目15-17 【住所又は居所】 笹尾 勤 【氏名】 【発明者】 【住所又は居所】 神奈川県足柄下郡箱根町強羅1320-1231 井口 幸洋 【氏名】 【特許出願人】 【識別番号】 802000031 【氏名又は名称】 財団法人北九州産業学術推進機構 【代理人】 【識別番号】 100121371 【弁理士】 石田 和人 【氏名又は名称】 093-695-3113 【電話番号】 【手数料の表示】 【予納台帳番号】 222495 【納付金額】 21,000円 【提出物件の目録】

出物件の目録】 『畑仏タ』

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

【書類名】特許請求の範囲

【請求項1】

入力変数を $X=(x_1,\cdots,x_n)$ $(n\in lem x)$ とする多出力論理関数 $F(X)=(f_0(X),\cdots,f_{m-1}(X))$ に対して(数 1)により定義される特性関数 $\chi(X,Y)$ (但し、 $Y=(y_0,\cdots,y_{m-1})$ $(m\geq 2,m\in lem x)$ はF(X)の出力を表す変数。)を表現する特性関数二分決定グラフ(Binary Decision Diagram for Characteristic Function:BDD for CF)を格納する記憶手段であって、前記特性関数二分決定グラフのそれぞれの非終端節点 v_i について、当該非終端節点に関わる変数 v_i v_i

前記多出力論理関数F(X)に対応する論理回路を構成するためのデータであるルックアップ・テーブル(Look-Up Table : LUT)を格納するためのLUT記憶手段と、

前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性関数二分決定グラフを所定の高さ levの分割線において 2 つの部分グラフ B_0 , B_1 に分割したときに根節点を含む側の部分グラフ B_0 に属するものであって、出力を表す変数 y_r (\subseteq Y) に関わる節点 v_i 及びその親節点 v_k の節点データについて、節点 v_i の枝 e_0 (v_i), e_1 (v_i)の一方 e_2 (v_i)が χ (X, Y)=0に関わる終端節点を特定する場合、当該節点 v_i の親節点 v_k の枝 e_0 (v_k), e_1 (v_k)のうち当該節点を特定する枝 e_c (v_k)を、当該節点 v_i の枝 e_a (v_i)以外の枝 e_b (v_i)に置き換える短絡除去処理を行う短絡除去手段と、

前記短絡除去手段により短絡除去処理がされた特性関数二分決定グラフの各非終端節点であって高さlevより高い高さにある非終端節点に属する枝のうち、高さlevより低い高さの非終端節点の子節点を特定するものの個数を計数し(但し、同じ節点を特定するものは1つと数える。)、その個数を高さlevの分割線における幅Wとして出力するBDD幅計測手段と、

前記BDD幅計測手段が出力する幅Wに基づき、(数2)の演算により中間変数の個数uを算出する中間変数算出手段と、

前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性関数二分決定グラフを所定の高さlevの分割線において2つの部分グラフBo,B1に分割したときに根節点を含む側の部分グラフBoに属するものについて、ルックアップ・テーブルを生成しそれをLUT記憶手段に格納するLUT生成手段と、

前記中間変数算出手段が算出する前記中間変数の個数uと等しい制御入力数を有する二分木 (binary tree) を生成するとともに、前記節点テーブル記憶手段に格納されている特性関数二分決定グラフの部分グラフBoに属する非終端節点の節点データを、前記二分木を表す節点データで置き換えることにより、特性関数二分決定グラフを再構成し、この再構成された特性関数二分決定グラフの各非終端節点の節点データにより前記節点テーブル記憶手段に格納された節点テーブルを更新するBDD再構成手段と、

を備えていることを特徴とする論理回路合成装置。

【数1】

$$\chi(X,Y) = \bigwedge_{i=0}^{m-1} (y_i \equiv f_i(X))$$

但し、 $Y = (y_0, \dots, y_{m-1}), F = (f_0(X), \dots, f_{m-1}(X)), m \in$ 整数【数2】

 $u = \lceil \log_2 W \rceil$

【請求項2】

前記多出力論理関数F(X)の要素をなす論理関数 $f_0(X)$,…, $f_{m-1}(X)$ の順序を $\pi=(\pi[0],$ …, $\pi[m-1])$ (但し、 $\pi[i]=j$ は、 f_i がi番目であることを表す。)とし、論理関数 f_i ($\in F(X)$) が依存する入力変数の集合を $\sup(f_i)$ としたとき、(数 3)で表されるTの値が最

小となるように前記多出力論理関数F(X)の要素の順序 π を決定する出力変数順序決定手段と、

前記各入力変数xi (∈X) 及び出力を表す変数yj (∈Y) の順序を、(数4)を満たす順序Pに決定する全変数順序決定手段と、

前記全変数順序決定手段で決定された順序Pに従って、特性関数二分決定グラフの節点 データを生成し前記節点テーブル記憶手段に格納するBDD生成手段と、

を備えていることを特徴とする請求項1記載の論理回路合成装置。

【数3】

$$T = \sum_{k=0}^{m-1} \left| \bigcup_{l=0}^{k} \sup(f_{\pi[l]}) \right|$$

$$[\ngeq 4]$$

$$P = \left(\sup(f_{\pi[0]}), y_{\pi[0]}, \sup(f_{\pi[1]}) - \sup(f_{\pi[0]}), y_{\pi[1]}, \sup(f_{\pi[2]}) - \left(\sum_{k=0}^{1} \sup(f_{\pi[k]}) \right), y_{\pi[2]}, \dots, \sup(f_{\pi[m-1]}) - \left(\sum_{k=0}^{m-2} \sup(f_{\pi[k]}) \right), y_{\pi[m-1]} \right)$$

【請求項3】

入力変数を $X=(x_1,\cdots,x_n)$ $(n\in lem x)$ とする多出力論理関数 $F(X)=(f_0(X),\cdots,f_{m-1}(X))$ に対して(数 1)により定義される特性関数 $\chi(X,Y)$ (但し、 $Y=(y_0,\cdots,y_{m-1})$ $(m\geq 2,m\in lem x)$ はF(X)の出力を表す変数。)を表現する特性関数二分決定グラフを格納する記憶手段であって、前記特性関数二分決定グラフのそれぞれの非終端節点 v_i について、当該非終端節点に関わる変数 z_i $(z_i\in (X\cup Y))$ に付与される変数ラベル並びに当該変数 z_i $(z_i\in (X\cup Y))$ の値が 0 のとき及び 1 のときに遷移する先の子節点を特定する一対の枝 $e_0(v_i)$, $e_1(v_i)$ の組からなる節点データが記憶されたものである節点テーブル記憶手段と、

前記多出力論理関数F(X)に対応する論理回路を構成するためのデータであるルックアップ・テーブルを格納するためのLUT記憶手段と、 を有する装置において、

前記特性関数二分決定グラフを分割する分割線の高さ levを決定する第 1 ステップと、前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性関数二分決定グラフを前記高さ levの分割線において 2 つの部分グラフ B_0 , B_1 に分割したときに根節点を含む側の部分グラフ B_0 に属するものであって、出力を表す変数 y_r (\subseteq Y) に関わる節点 v_i 及びその親節点 v_k の節点データについて、節点 v_i の枝 e_0 (v_i), e_1 (v_i)の一方 e_a (v_i)が χ (X, Y)=0に関わる終端節点を特定する場合、当該節点 v_i の親節点 v_k の枝 e_0 (v_k), e_1 (v_k)のうち当該節点を特定する枝 e_c (v_k)を、当該節点 v_i の枝 e_a (v_i)以外の枝 e_b (v_i)に置き換える短絡除去処理を行う第 2 ステップと、

前記短絡除去処理がされた特性関数二分決定グラフの各非終端節点であって高さlevより高い高さにある非終端節点に属する枝のうち、高さlevより低い高さの非終端節点の子節点を特定するものの個数を計数し(但し、同じ節点を特定するものは1つと数える。)、その個数を高さlevの分割線における幅Wとして出力する第3ステップと、

前記BDD幅計測手段が出力する幅Wに基づき、(数2)の演算により中間変数の個数uを算出する第4ステップと、

前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性関数 二分決定グラフを前記高さlevの分割線において2つの部分グラフ B_0 , B_1 に分割したときに根節点を含む側の部分グラフ B_0 に属するものについて、ルックアップ・テーブルを生成しそれをLUT記憶手段に格納する第5ステップと、

前記中間変数算出手段が算出する前記中間変数の個数uと等しい制御入力数を有する二分木を生成するとともに、前記節点テーブル記憶手段に格納されている特性関数二分決定グラフの部分グラフBoに属する非終端節点の節点データを、前記二分木を表す節点データ

で置き換えることにより、特性関数二分決定グラフを再構成し、この再構成された特性関数二分決定グラフの各非終端節点の節点データにより前記節点テーブル記憶手段に格納された節点テーブルを更新する第6ステップと、

を複数回反復実行することにより、前記多出力論理関数F(X)に対応する論理回路を構成するためのデータであるルックアップ・テーブルを生成することを特徴とする論理回路合成方法。

【請求項4】

前記第1ステップから第6ステップを実行する前に、

前記多出力論理関数F(X)の要素をなす論理関数 $f_0(X)$,…, $f_{m-1}(X)$ の順序を $\pi=(\pi[0],$ …, $\pi[m-1])$ (但し、 $\pi[i]=j$ は、 f_j がi番目であることを表す。)とし、論理関数 f_j ($\in F(X)$)が依存する入力変数の集合を $\sup(f_j)$ としたとき、(数3)で表されるTの値が最小となるように前記多出力論理関数F(X)の要素の順序 π を決定する出力変数順序決定ステップと、

前記各入力変数xi (∈X) 及び出力を表す変数yj (∈Y) の順序を、(数4) を満たす順序Pに決定する全変数順序決定ステップと、

前記順序Pに従って、特性関数二分決定グラフの節点データを生成し前記節点テーブル 記憶手段に格納するBDD生成ステップと、

を実行することを特徴とする請求項3記載の論理回路合成方法。

【書類名】明細書

【発明の名称】論理回路合成装置及び論理回路合成方法 【技術分野】

[0001]

本発明は、ルックアップ・テーブル(以下、「LUT」という。)・カスケード論理回路やLUT型FPGA等において使用される、多出力論理関数f(X)に対応する論理回路を構成するためのデータであるLUTを生成するための論理回路合成技術に関するものである。

【背景技術】

[0002]

近年では、種々の電子回路の設計において、LUT型のフィールド・プログラマブル・ゲートアレイ(Field Programmable Gate Array:以下、「FPGA」という。)が広く使用されている(例えば、非特許文献1~3参照)。LUT型FPGAは、多数の再構成可能論理ブロック(Configurable Logic Block:以下、「CLB」という。)が格子状に配列され、各CLBの間に縦横に格子状に配線された複数の接続線(routing line:続線)を備えた構成からなる。各々の接続線の交点には、再構成可能なスイッチ・ブロック(Switch Block:以下「SB」という。)が配されており、各々の接続線の接続を自由に変更(再構成)することができる。また、各CLBと接続線とは、再構成可能な接続ブロック(Connection Block:以下、「CB」という。)により接続されている。そして、各接続線の終端には、FPGA外部との入出力を行う入出力部(I/O)が設けられている。各CLBは、内部に多入力1出力のLUTやマルチプレクサ(MUX)を1ないし複数個有し、このLUTやMUXにより論理演算が可能である。LUT型FPGAでは、SB、CB及びCLBの内部を再構成することにより、所望の多入力1出力論理関数が格納された複数のLUTの入出力を目的に応じてネットワーク状に順序接続し、様々な組み合わせ論理回路を実現することができる。

[0003]

一方、FPGAよりも高速な再構成可能論理回路を実現するものとして、LUTカスケード論理回路が提案されている(例えば、非特許文献 4,5 参照)。LUTカスケード論理回路においては、多入力多出力のLUTがカスケード状に接続された構成からなる。各LUTには、外部からの入力に加えて前段のLUTの出力が入力される。そして、最終段のLUTから1ないし複数の出力変数が出力される。演算を行おうとしている論理関数を複数の多出力論理関数に分解し、各多出力論理関数は各段のLUTに格納される。このようにして、LUTカスケード論理回路においては多出力論理関数の演算を行うことができる。

[0004]

上記のようなLUT型FPGAやLUTカスケード論理回路を、実際の論理回路設計に適用する場合には、まず、論理回路で実現しようとする論理関数(以下、「目的論理関数」という。)を複数の論理関数に関数分解して合成論理関数とする。ここで、合成論理関数とは、関数分解により得られる複数の論理関数(以下、「分解関数」という。)の結合論理からなる関数をいう。すなわち、目的論理関数をf(X)($\{X\}$ は入力変数の集合)で表した場合に、この目的論理関数を、 $f(X_1,X_2)=g(h(X_1),X_2)$ ($\{X_1\} \subset \{X\}$, $\{X_2\} \subset \{X\}$, $\{X_1\} \cup \{X_2\} = \{X\}$)の形に関数分解した場合、 $g(h(X_1),X_2)$ をgとhの合成論理関数という。

[0005]

尚、本明細書において、X,Yと記す場合には、入力変数,出力変数のベクトル又は全順序集合 (ordered set) を表し、 $\{X\}$, $\{Y\}$ と記すときは、入力変数,出力変数の非順序集合 (unordered set) を表すものとする。

[0006]

上記関数分解により、2つの分解関数 $h(X_1)$, $g(h,X_2)$ が得られる。尚、かかる関数分解は常に可能であるとは限らないが、コンピュータ等で使用する制御回路や算術演算回路等

の多くの実用的関数は分解可能なものが多い(非特許文献 6 参照)。また、分解関数 $g(h, X_2)$ が更に分解可能であれば同様の関数分解を繰り返す。

[0007]

そして、各分解関数を別々のLUTとして実現し、各LUTを合成論理関数に従ってネットワーク状又はカスケード状に接続する。このようにして、目的論理関数をLUT型FPGAやLUTカスケード論理回路によって実現することができる。

[0008]

単一出力の目的論理関数を、上記関数分解の手法を用いて、LUTが結合した論理回路 により実現することは比較的容易である(例えば、非特許文献4,5参照)。

[0009]

- 一方、目的論理関数が多出力である場合において、目的論理関数をLUTが結合した論理回路により実現する論理合成技術としては、現在のところ以下の方法によるものが知られている。
- (1)多端子二分決定グラフ(Multi-Terminal Binary Decision Diagram:MTBDD) を用いる方法(非特許文献7,8参照)
- (2) 出力を幾つかのグループに分割して構成する方法(非特許文献7参照)
- (3) 分割理論を用いる方法(非特許文献9,10参照)
- (4) 代入による方法 (非特許文献11参照)
- (5) Hyper Functionを用いる方法(非特許文献12参照)
- (6)非零出力符号化特性関数(Encoded Characteristic Function for Non-zero : ECFN)を用いた時分割実現による方法(非特許文献4,5参照)
 - (7) 以上のうちいくつかの方法の組み合わせによる方法(非特許文献11参照)

【非特許文献 1】 S. Brown, R. J. Francis, J. Rose, and Z. G. Vranesic, "Field-Programmable Gate Arrays", Kluwer Academic Publishers, 1992.

【非特許文献 2】 P.Chow, S.O.Seo, J.Rose, K.Chung, G.Paez-Monzon, and I.Rahar dja, "The design of an SRAM-based field-programmable gate array ----Part I: A rchitecture," IEEE Transactions on VLSI Systems, vol.7, pp.191-197, June 199 9.

【非特許文献 3】 Chow, P., S. Seo, J. Rose, K. Chung, G. Pez-Monzn and I. Rah ardja. "The Design of an SRAM-Based Field-Programmable Gate Array, Part II: Circuit Design and Layout", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 7 No. 3, Sept. 1999, pp. 321-330.

【非特許文献4】笹尾勤,松浦宗寛,井口幸洋, "多出力関数のカスケード実現と再構成可能ハードウェアによる実現",電子情報通信学会FTS研究会,FTS2001-8,pp. 57-64,三重大学(2001-04).

【非特許文献 5】 T. Sasao, M. Matsuura, and Y. Iguchi, "A cascade realization of multiple-output function for reconfigurable hardware," International Workshop on Logic and Synthesis (IWLSO1), Lake Tahoe, CA, June 12-15, 2001. pp. 225-230.

【非特許文献 6】 T. Sasao and M. Matsuura, "DECOMPOS: An integrated system for functional decomposition", 1998 International Workshop on Logic Synthesis, Lake Tahoe, June 1998.

【非特許文献 7】 Y-T.Lai, M.Pedram and S.B.K.Vrudhula, "BDD based decomposition of logic functions with application to FPGA synthesis", 30th ACM/IEEE Design Automation Conference, June 1993.

【非特許文献 8】 T. Sasao, "FPGA design by generalized functional decomposition", In Logic Synthesis and Optimization, Sasao ed., Kluwer Academic Publisher, pp. 233-258, 1993.

【非特許文献 9】 C. Scholl and P. Molitor, "Communication based FPGA synthesis for multi-output Boolean functions", Asia and South Pacific Design Automatio

n Conference, pp. 279-287, Aug. 1995.

【非特許文献 1 0】B. Wurth, K. Eckl, and K. Anterich, "Functional multiple-outp ut decomposition: Theory and implicit algorithm", Design Automation Conf., p p. 54-59, June 1995.

【非特許文献 1 1】H. Sawada, T. Suyama, and A. Nagoya, "Logic synthesis for loo k-up table based FPGAs using functional decomposition and support minimizati on", ICCAD, pp. 353-359, Nov. 1995.

【非特許文献 1 2】 J.-H.R.Jian, J.-Y.Jou, and J.-D.Huang, "Compatible class e ncoding in hyper-function decomposition for FPGA synthesis", Design Automati on Conference, pp.712-717, June 1998.

【非特許文献13】P. Ashar and S. Malik, "Fast functional simulation using bra nching programs", Proc. International Conference on Computer Aided Design, p p. 408-412, Nov. 1995.

【非特許文献 1 4】C. Scholl, R. Drechsler, and B. Becker, "Functional simulatio n using binary decision diagram", ICCAD'97, pp.8-12, Nov. 1997.

【非特許文献 1 5】 A. Mishchenko and T. Sasao, "Logic Synthesis of LUT Cascades with Limited Rails", 電子情報通信学会VLSI設計技術研究会, VLD2002-9, 琵琶湖(2002–11)

【発明の開示】

【発明が解決しようとする課題】

[0010]

上記背景技術に挙げた(1)~(7)の方法による論理合成技術は、何れも多出力論理 関数の論理合成の技術としては決定的な方法であるとはいえない。例えば、MTBDDを 用いて多出力論理関数の関数分解を行うことは、理論上は可能である。しかしながら、m 出力の論理関数の場合、最大で2^m個の終端節点が存在する。従って、MTBDDを用い て多出力論理関数の関数分解を行った場合には、多くの場合、列複雑度(後述の〔定義 3 〕参照)が増大し、実用的ではない。また、他の従来の方法に関しても同様なことがいえ る。

[0011]

一方、比較器や加算器のように、すべての論理演算が終了しない段階においても、演算 を進めるに従って、順次出力変数が決定していくような論理関数も多い。例えば、入力変 数 $P=(p_1,p_2,p_3,p_4)$ ($P\in B^4$, $B=\{0,1\}$) 及び $Q=(q_1,q_2,q_3,q_4)$ ($Q\in B^4$) を加算して出力変 数 $R=(r_0,r_1,r_2,r_3,cout)$ $(R\in B^5)$ を出力するような加算器では、各桁の加算が終了した 時点で、すべての桁の演算が終了する前にその桁に対応する出力変数が決定する。このよ うに、すべての論理演算が終了しない段階で決定し出力される出力変数を「中間出力変数 」という。

[0012]

目的論理関数が中間出力変数を有する場合、目的論理関数を実現するLUTネットワー クやLUTカスケードにおいては、最終段以外の段のLUTにおいて中間出力変数を出力 するように構成することにより、各LUTのサイズを小さくするとともに演算速度を向上 させることが可能となる。

[0013]

しかしながら、上記背景技術に挙げた論理合成技術では、中間出力変数を有する目的論 理関数に対して、中間出力を有するLUTネットワークやLUTカスケードを合成するこ とは困難であった。

[0014]

そこで、本発明の目的は、一般的な多出力論理関数に対して汎用的に論理合成が可能で あり、また、中間出力を有するLUTネットワークやLUTカスケードを合成することが 可能な論理回路合成技術を提供することにある。

【課題を解決するための手段】

[0015]

以下、順を追って、まず本発明の基本的原理について説明し、その後、本発明の構成及 び作用について説明する。

[0016]

[1] 本発明の基本的原理

(1) 基本用語の定義

最初に、本明細書で用いる用語概念を明確化するために、以下の説明で用いられる基本 用語について定義しておく。

[0017]

〔定義1〕

入力変数を $X=(x_1,x_2,\cdots,x_n)$ とする。Xの変数の集合を $\{X\}$ で表す。 $\{X_1\}\cup\{X_2\}=\{X\}$ かつ $\{X_1\}\cap\{X_2\}=\phi$ のとき、 $X=(X_1,X_2)$ をXの分割(partition)という。また、Xの変数の個数を $\{X\}$ で表す。

[定義終わり]

[0018]

〔定義 2〕

論理関数f(X)に対して、Xの分割を $X=(X_1,X_2)$ とする。また、 $|X_1|=n_1$, $|X_2|=n_2$ とする。このとき、 2^{n_1} 列 2^{n_2} 行の表で、各行、各列に2進符号のラベルを持ち、その要素がfの真理値であるような表を、fの分解表(decomposition chart)という。このとき、 X_1 を束縛変数(bound variable)、 X_2 を自由変数(free variable)という。ここで、分解表の列、行は、それぞれ n_1 , n_2 ビットのすべてのパターンを有する。

[定義終わり]

[0019]

[定義3]

分解表の異なる列パターンの個数を列複雑度(column multiplicity)という。

「定義終わり〕

[0020]

[定義4]

入力変数を $X=(x_1,x_2,\cdots,x_n)$ とし、多出力論理関数を $f(X)=(f_0(X),f_1(X),\cdots,f_{m-1}(X))$ とする。このとき、多出力論理関数f(X)の「特性関数」 $\chi(X,Y)$ を(数 1)により定義する(非特許文献 1 4 参照)。ここで、 $Y=(y_0,\cdots,y_{m-1})$ は出力を表す変数である。

[0021]

【数1】

$$\chi(X,Y) = \bigwedge_{i=0}^{m-1} (y_i \equiv f_i(X))$$

但し、 $Y=(y_0,\cdots,y_{m-1}),\,f(X)=(f_0(X),\cdots,f_{m-1}(X)),\,m\in$ 整数

[定義終わり]

[0022]

n入力m出力関数の特性関数は (n+m)変数の二値論理関数であり、入力変数 x_i $(i=1,2,\cdots,n)$ の他に、各出力 f_j $(j=0,1,\cdots,m-1)$ に対して出力変数 y_j を用いる。 $B=\{0,1\}$ とする。 $a\in B^n$ かつ $f(x)=(f_0(x),f_1(x),\cdots,f_{m-1}(x))\in B^m$ とする。いま、 $b\in B^m$ とすると、論理関数f(x) の特性関数 χ (a,b) の値は(数 2)のようになる。

[0023]

【数2】

$$\chi(\boldsymbol{a}, \boldsymbol{b}) = \left\{ egin{array}{ll} 1 & (\boldsymbol{b} = f(\boldsymbol{a})) \\ 0 & (\boldsymbol{b}
eq f(\boldsymbol{a})) \end{array}
ight.$$

[0024]

[定義5]

多出力論理関数 $f(X)=(f_0(X),f_1(X),\cdots,f_{m-1}(X))$ の「特性関数二分決定グラフ」(Binar y Decision Diagram for Characteristic Function:BDD for CF)とは、多出力論理関数f(X)の特性関数 $\chi(X,Y)$ を表現する二分決定グラフ(Binary Decision Diagram:BDD)をいう。但し、二分決定グラフの変数は、根節点を最上位としたとき、変数 y_i は f_i に依存する入力変数 $x_i \in \sup(f_i)$ よりも下位に置く。ここに、 $\sup(f_i)$ は f_i の依存変数の集合を表す。(非特許文献 1 3 1 4 参照)

[定義終わり]

[0025]

[例1]

図1 (a) の真理値表によって表現される多出力論理関数の特性関数二分決定グラフは、図1 (b) により表される。ここで、○は変数節点を表し、□は特性関数値の節点を表す。

[例終わり]

[0026]

[定義6]

特性関数二分決定グラフにおいて、出力を表す節点 y_i (\in Y) から出る枝 (edge) のうち、定数 0 に接続する枝を取り除き、節点 y_i の親節点 (parent node) から節点 y_i の定数 0 以外の子節点 (child node) へ直接枝を繋ぐ。この作業を、 y_i を表現する総ての節点に対して実行する操作を、出力変数 y_i の「短絡除去」 (shorten) という。

〔定義終わり〕

[0027]

具体的に図2を用いて短絡除去の説明をする。図2(a)に示したような出力を表す節点 y_i (\in Y)を考える。節点 y_i の親節点を z_p 、節点 y_i の子節点を z_q とする。まず、特性関数値0に接続する節点を除去すると、図2(b)のようになる。次に、節点 y_i の親節点 z_p から子節点 z_q へ直接枝を繋ぐことにより、図2(c)のようにグラフが変形される。節点 y_i に関する短絡除去では、以上のような操作を、特性関数二分決定グラフの中にある出力を表す節点 y_i のすべてについて行うものである。

[0028]

〔定義7〕

二分決定グラフの高さkでの幅とは、変数zkと変数zk+1との間の枝の本数をいう。ここで、同じ節点に接続している枝は一つと数える。

「定義終わり〕

[0029]

変数 z_i の節点の高さ(level)とは、二分決定グラフにおいて順序づけられた変数において、終端節点から数えた順番をいう。但し、終端節点の高さは0とする。すなわち、n+m個の変数 $\{z_i \; ; \; i=1,\cdots,n+m\}$ を有する二分決定グラフにおいて根節点から終端節点にかけて順序づけられた変数順序を $P=(z_{n+m},z_{n+m-1},\cdots,z_1)$ とすると、変数 z_i の節点の高さはiとなる。このとき、変数 z_i 、 z_j についてi>jのとき、変数 z_i は変数 z_j よりも高位(high 1evel)であるという。また、高さiでの幅は、変数 z_i と変数 z_{i+1} との間の枝の本数である。但し、同じ節点を特定するものは1 つと数える。

[0030]

〔例 2〕

図1(b)の特性関数二分決定グラフにおいては、終端節点(特性関数値がラベル付けられた節点)の高さが0、変数 y_2 の高さが1、変数 y_1 の高さが2、変数 x_4 の高さが3、…、変数 x_1 の高さが7となる。また、高さ1での幅は、変数 y_1 の節点から変数 y_2 の節点へ向かう枝の本数(但し、終端節点0へ向かう枝は無視するものとする。)で2である。また、高さ2での幅は、変数 x_4 の節点から変数 y_1 の節点へ向かう枝の本数で4である。

〔例終わり〕

[0031]

(2) 目的論理関数の関数分解とLUT回路の生成

本発明におけるLUT論理回路の合成は、特性関数二分決定グラフの分割と短絡除去と を利用して行う。特性関数二分決定グラフを分割して2つの回路を構成した場合、両回路 を接続する接続線数は、次の〔定理1〕により算出することができる。

[0032]

〔定理1〕

 X_1 , X_2 を入力変数の集合、 Y_1 , Y_2 を出力変数の集合とする。特性関数二分決定グラフの 変数順序を (X_1,Y_1,X_2,Y_2) とするとき、特性関数二分決定グラフの高さ $|X_2|+|Y_2|$ における 幅をWとする。ここで、Wを数える際、出力を表現する変数から、定数0へ向かう枝は無視 する。多出力論理関数を図3の回路で実現する場合、二つの回路HとGの間の必要かつ十分 な接続線数uは、(数3)により表される。

[0033]

【数3】

$u = \lceil \log_2 W \rceil$

〔定理終わり〕

[0034]

(証明)

特性関数二分決定グラフの構成法から、出力関数Y1とY2が、図3の回路で表現できるこ とは明らかである。特性関数二分決定グラフにおいて、Yıの出力を表現する節点を短絡除 去すると、Y1以外の関数を表現する特性関数二分決定グラフが得られる。また、この操作 によって、特性関数二分決定グラフの幅が増えることはない。高さ|X2|+|Y2|におけるB DDの幅をWとする。いま、関数分解g(h(X1),X2)の分解表を考えると、その列複雑度はW に等しい。従って、回路Hと回路Gの間の配線数は、

[0035]

【数4】

$\lceil \log_2 W \rceil$ [本]

だけあれば十分である。また、分解表の列複雑度はWなので、二つのブロック間の配線は 少なくとも(数4)の本数だけ必要である。

(証明終わり)

[0036]

特性関数二分決定グラフの分割及び短絡除去と上記〔定理1〕とを利用して、次のよう に目的論理関数の関数分解が行われる。

[0037]

まず、目的論理関数 $f=(f_0,f_1,\cdots,f_{m-1})$ の特性関数二分決定グラフの変数順序が $(X_1,Y_1,$ X_2,Y_2), $Y_1=(y_0,y_1,\cdots,y_{k-1})$, $Y_2=(y_k,y_{k+1},\cdots,y_{m-1})$ であるとする。この場合、 $y_j=f_j(X_1,y_2)$) (j=0,1,…,k-1) は図3の回路Hで直接実現する。一方、高さ|X2|+|Y2|における特性関 数二分決定グラフの幅をWとする。W本の枝にuビット(uは(数3)により得られる数。) の異なる二進数を割り当てる。二つのブロックH,G間を接続する枝が実現する関数をh1,h2 ,…, hu とすると、プロックGの出力関数Y2は(h1, h2,…, hu, X2)を入力変数とする論理関数 として表現可能であり、その特性関数二分決定グラフは図4のようになる。

[0038]

〔例3〕

本例では、2つの2ビットの2進数を加算する回路(ADR2)を、中間出力を有する 関数分解を用いて実現する場合について説明する。ADR2の入出力の関係は(数5)の ように定義できる。これより、so, s1, s2は、それぞれ(数6)により表される。また、 真理値表は図5 (a) により表される。

[0039]

【数5】
$$a_1 \ a_0$$
+) $b_1 \ b_0$
 $s_2 \ s_1 \ s_0$
[0040]
[数6]
 $s_0 = a_0 \oplus b_0$

$$s_1 = a_0 b_0 \oplus (a_1 \oplus b_1)$$

$$s_2 = a_0 b_0 (a_1 \vee b_1) \vee a_1 b_1$$

[0041]

変数の分割として、 $X_1=(a_0,b_0)$, $Y_1=(s_0)$, $X_2=(a_1,b_1)$, $Y_2=(s_1,s_2)$ とおく。このとき 、変数順序は、(X1,Y1,X2,Y2)=(a0,b0,s0,a1,b1,s1,s2)となる。従って、ADR2の特性 関数二分決定グラフは、図5(b)により表される。 $Z=(Z_A,Z_B)$, $Z_A=(X_1,Y_1)$, $Z_B=(X_2,Y_2)$)のように分割し、ZAを図3の回路H、ZBを図3の回路Gにより構成する。このとき、高さし $Z_B \mid$ での特性関数二分決定グラフの幅Wは 2 となる。従って、回路Hと回路Gとを連結する 線は、(数3)より、1本あればよい。出力soは、X1のみの関数として表現することが可 能である。

[0042]

また、変数組ZAにより構成される特性関数二分決定グラフは、図6(a)のようになる 。これは、図5の特性関数二分決定グラフの分割線よりも根節点側(上側)の部分を切り 取ったものである。尚、図6(a)では特性関数値0につながる枝は省略してある。回路 Hと回路Gとを連結する線は1本なので、図6 (a) のグラフの終端節点には、1ビット の中間変数hıを導入して、各終端節点に割り当てる。なお、変数hıへの符号の割り当ては 任意である。この特性関数二分決定グラフは、容易に多端子二分決定グラフ(MTBDD)に変換することができる。図6(a)のグラフを変換することにより得られるMTBD Dは、図6(b)のようになる。図6(b)のMTBDDから回路Hに相当するLUTを 図6(c)のように生成することができる。

[0043]

次に、図5の特性関数二分決定グラフについて、先に導入した新しい中間変数h₁を用い て、図5(b)に示した特性関数二分決定グラフの分割線よりも上部を、h₁を入力変数と する決定木 (decision tree) で置き換える。これにより、特性関数二分決定グラフは図 7 (a) のように変形される。尚、図 7 (a) でも特性関数値 0 につながる枝は必要ない ので省略してある。この特性関数二分決定グラフは、容易にMTBDDに変換することが できる。図7(a)のグラフを変換することにより得られるMTBDDは、図7(b)の ようになる。更に、図7(b)のMTBDDから回路Gに相当するLUTを図8(a)の ように生成することができる。従って、結局、図8(b)に示したようなLUTカスケー ドを構成することができる。

[例終わり]

[0044]

[2] 本発明の構成及び作用

本発明に係る論理回路合成装置の第1の構成は、入力変数をX=(x1, ···, xn) (n∈自然数)とする多出力論理関数 $f(X)=(f_0(X), \cdots, f_{n-1}(X))$ に対して(数1)により定義される特 性関数 χ(X,Y)(但し、Y=(y0,…,ym-1)(m≥2, m∈自然数)はf(X)の出力を表す変数。) を表現する特性関数二分決定グラフ(Binary Decision Diagram for Characteristic Fun ction: BDD for CF) を格納する記憶手段であって、前記特性関数二分決定グラフのそれ ぞれの非終端節点 v_i について、当該非終端節点に関わる変数 z_i ($z_i \in (X \cup Y)$)に付与され る変数ラベル並びに当該変数zi(zi∈(X∪Y))の値が0のとき及び1のときに遷移する先 の子節点を特定する一対の枝eo(vi), e1(vi)の組からなる節点データが記憶されたもので ある節点テーブル記憶手段と、

前記多出力論理関数f(X)に対応する論理回路を構成するためのデータであるルックアッ プ・テーブル (Look-Up Table: LUT) を格納するためのLUT記憶手段と、

前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性関数 二分決定グラフを所定の高さlevの分割線において2つの部分グラフBo,B1に分割したとき に根節点を含む側の部分グラフBoに属するものであって、出力を表す変数yr (∈Y) に関 わる節点 v_i 及びその親節点 v_k の節点データについて、節点 v_i の枝 e_0 (v_i), e_1 (v_i)の一方 e_a (v_i) が χ (X,Y)=0に関わる終端節点を特定する場合、当該節点 v_i の親節点 v_k の枝 e_0 (v_k) ,e1 (Vk)のうち当該節点を特定する枝ec (Vk)を、当該節点Vjの枝ea (Vj)以外の枝eb (Vj)に置 き換える短絡除去処理を行う短絡除去手段と、

前記短絡除去手段により短絡除去処理がされた特性関数二分決定グラフの各非終端節点 であって高さlevより高い高さにある非終端節点に属する枝のうち、高さlevより低い高さ の非終端節点の子節点を特定するものの個数を計数し(但し、同じ節点を特定するものは 1つと数える。)、その個数を高さlevの分割線における幅Wとして出力するBDD幅計測 手段と、

前記BDD幅計測手段が出力する幅Wに基づき、(数3)の演算により中間変数の個数u を算出する中間変数算出手段と、

前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性関数 二分決定グラフを所定の高さlevの分割線において2つの部分グラフBo,B1に分割したとき に根節点を含む側の部分グラフBoに属するものについて、ルックアップ・テーブルを生成 しそれをLUT記憶手段に格納するLUT生成手段と、

前記中間変数算出手段が算出する前記中間変数の個数uと等しい制御入力数を有する二 分木(binary tree)を生成するとともに、前記節点テーブル記憶手段に格納されている 特性関数二分決定グラフの部分グラフBoに属する非終端節点の節点データを、前記二分木 を表す節点データで置き換えることにより、特性関数二分決定グラフを再構成し、この再 構成された特性関数二分決定グラフの各非終端節点の節点データにより前記節点テーブル 記憶手段に格納された節点テーブルを更新するBDD再構成手段と、を備えていることを 特徴とする。

[0045]

この構成によれば、

(a) まず、論理回路合成を行う目的論理関数の特性関数二分決定グラフの節点データを 節点テーブル記憶手段に格納しておく。短絡除去手段は、節点テーブル記憶手段に格納さ れた節点データで構成される特性関数二分決定グラフについて、所定の高さlevの分割線 に対して根節点を含む側の部分グラフBoについて短絡除去処理を行う。短絡除去処理につ いては、上記「〔1〕本発明の基本的原理」の欄において説明した通りである。BDD幅 計測手段は、上記短絡除去処理が行われた結果得られる特性関数二分決定グラフについて 、上記分割線における幅Wを計測する。そして、中間変数算出手段は、(数3)によって 中間変数の個数uを算出する。

[0046]

(b) 次に、LUT生成手段は、節点テーブル記憶手段に格納された節点データで構成さ れる特性関数二分決定グラフについて、所定の高さlevの分割線に対して根節点を含む側 の部分グラフBoについて、ルックアップ・テーブルを生成する。この生成方法の原理につ いては、上記「〔1〕本発明の基本的原理」の欄において説明した通りである。このLU Tの出力は、部分グラフ B_0 に属する出力変数 $Y_0=(y_0,\cdots,y_{k-1})$ 及びu個の中間変数 $H=(h_1,\cdots$, hu)となる。生成されたルックアップ・テーブルは、LUT記憶手段に格納される。中間 変数Hの節点に対しては、適当な符号を割り当てることができる。

[0047]

(c) 最後に、BDD再構成手段は、u個の制御入力数を有する二分木を生成し、各制御 入力数に対して上記中間変数H=(h1,…,hu)を対応させる。そして、BDD再構成手段は、 この処理により再構成された特性関数二分決定グラフの各節点の節点データを節点テーブ ル記憶手段に格納し、節点テーブル記憶手段が保持する特性関数二分決定グラフを更新す る。

[0048]

以上のような(a)~(c)の処理を繰り返せば、目的論理関数は複数の部分関数に関 数分解され、LUTカスケード論理回路が構成される。また、LUT生成手段により生成 されるルックアップ・テーブルを特性関数二分決定グラフにして、更に同様の処理によっ て関数分解を行うことによって、LUTネットワーク論理回路が構成される。

[0049]

本構成による論理回路合成装置では、分割線の位置を、部分グラフBoの大きさが過度に 大きくならないように適度な高さに決めることで、部分グラフBoに関する変数を束縛変数 とした分解表の列複雑度が極度に増大することを防止することが可能である。従って、比 較的少容量のメモリを用いて論理回路合成装置を実現することが可能である。また、部分 グラフBoに関する変数を束縛変数とした分解表の列複雑度を抑えることができるため、計 算処理量やメモリ・アクセス回数を少なくすることが可能であり、論理関数分解処理の演 算処理速度を高速化することができる。

[0050]

本発明に係る論理回路合成装置の第2の構成は、前記第1の構成において、前記多出力 論理関数f(X)の要素をなす論理関数f₀(X),…, f_{m-1}(X)の順序をπ= (π[0], …, π[m-1]) (但し、 π [i]=jは、 f_i がi番目であることを表す。)とし、論理関数 f_i (\in f(X))が依 存する入力変数の集合を $\sup(f_i)$ としたとき、(数7)で表されるTの値が最小となるよう に前記多出力論理関数f(X)の要素の順序πを決定する出力変数順序決定手段と、

前記各入力変数xi (∈X) 及び出力を表す変数yj (∈Y) の順序を、(数8) を満たす順 序Pに決定する全変数順序決定手段と、

前記全変数順序決定手段で決定された順序Pに従って、特性関数二分決定グラフの節点 データを生成し前記節点テーブル記憶手段に格納するBDD生成手段と、を備えているこ とを特徴とする。

$$T = \sum_{k=0}^{m-1} \left| \bigcup_{l=0}^{k} \sup(f_{\pi[l]}) \right|$$
【 0 0 5 2 】
【 数 8 】

$$P = \left(sup(f_{\pi[0]}), y_{\pi[0]}, sup(f_{\pi[1]}) - sup(f_{\pi[0]}), y_{\pi[1]}, sup(f_{\pi[2]}) - \left(\sum_{k=0}^{1} sup(f_{\pi[k]})\right), y_{\pi[2]}, \\ \cdots, sup(f_{\pi[m-1]}) - \left(\sum_{k=0}^{m-2} sup(f_{\pi[k]})\right), y_{\pi[m-1]}\right)$$

[0053]

実用的な多出力論理関数の特性関数二分決定グラフは、通常はかなりの大きさとなる。 そのため、出力を分割する方法が必要である。そこで、上記構成によれば、出力変数順序 決定手段が、論理関数 $f_0(X), \dots, f_{m-1}(X)$ の順序を(数7)で表されるTの値が最小となる ように決定することにより、BDD生成手段が生成する特性関数二分決定グラフの節点デ ータの数を削減できる。特性関数二分決定グラフにおいて、各出力変数 $y_i = f_i(X)$ に対して 、その出力変数が依存する入力変数が、その出力変数yjよりも上位に置かれるため、依存 変数がなるべく増えないような順序に並べられ、一つずつ出力を増やしながら特性関数二 分決定グラフが作られる。このようにして、出力を最適に分割する。このとき、特性関数 二分決定グラフの節点データの数が削減できるので、その後の論理回路合成に要する処理 時間が短縮され、高速な論理回路合成が可能となる。

[0054]

本発明に係る論理回路合成方法の第1の構成は、入力変数をX=(x1,…,xn) (n∈自然数) とする多出力論理関数 $f(X)=(f_0(X), \cdots, f_{m-1}(X))$ に対して(数1)により定義される特 性関数 χ (X, Y) (但し、Y=(y0, …, ym-1) (m≥2, m∈自然数) は f(X) の出力を表す変数。) を表現する特性関数二分決定グラフを格納する記憶手段であって、前記特性関数二分決定 グラフのそれぞれの非終端節点 v_i について、当該非終端節点に関わる変数 z_i ($z_i \in (X \cup Y)$)に付与される変数ラベル並びに当該変数zi(zi∈(XUY))の値が0のとき及び1のとき に遷移する先の子節点を特定する一対の枝 $e_0(v_i)$, $e_1(v_i)$ の組からなる節点データが記憶 されたものである節点テーブル記憶手段と、

前記多出力論理関数f(X)に対応する論理回路を構成するためのデータであるルックアッ プ・テーブルを格納するためのLUT記憶手段と、 を有する装置において、

- (1) 前記特性関数二分決定グラフを分割する分割線の高さlevを決定する第1ステップ と、
- (2) 前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性 関数二分決定グラフを前記高さlevの分割線において2つの部分グラフBo,B1に分割したと きに根節点を含む側の部分グラフBoに属するものであって、出力を表す変数yr (∈Y) に 関わる節点vj 及びその親節点vk の節点データについて、節点vj の枝eo(vj),e1(vj)の一方 $e_a(v_j)$ が $\chi(X,Y)=0$ に関わる終端節点を特定する場合、当該節点 v_i の親節点 v_k の枝 $e_0(v_k)$, e₁ (v_k)のうち当該節点を特定する枝e_c (v_k)を、当該節点v_jの枝e_a (v_j)以外の枝e_b (v_j)に 置き換える短絡除去処理を行う第2ステップと、
- (3) 前記短絡除去処理がされた特性関数二分決定グラフの各非終端節点であって高さle vより高い高さにある非終端節点に属する枝のうち、高さlevより低い高さの非終端節点の 子節点を特定するものの個数を計数し(但し、同じ節点を特定するものは1つと数える。)、その個数を高さlevの分割線における幅Wとして出力する第3ステップと、
- (4) 前記BDD幅計測手段が出力する幅Wに基づき、(数3)の演算により中間変数の 個数uを算出する第4ステップと、
- (5) 前記節点テーブル記憶手段に格納された非終端節点の節点データのうち、前記特性 関数二分決定グラフを前記高さlevの分割線において2つの部分グラフBo,B1に分割したと きに根節点を含む側の部分グラフBoに属するものについて、ルックアップ・テーブルを生 成しそれをLUT記憶手段に格納する第5ステップと、
- (6) 前記中間変数算出手段が算出する前記中間変数の個数uと等しい制御入力数を有す る二分木を生成するとともに、前記節点テーブル記憶手段に格納されている特性関数二分 決定グラフの部分グラフBoに属する非終端節点の節点データを、前記二分木を表す節点デ ータで置き換えることにより、特性関数二分決定グラフを再構成し、この再構成された特 性関数二分決定グラフの各非終端節点の節点データにより前記節点テーブル記憶手段に格 納された節点テーブルを更新する第6ステップと、


を複数回反復実行することにより、前記多出力論理関数f(X)に対応する論理回路を構成す るためのデータであるルックアップ・テーブルを生成することを特徴とする。

[0055]

本発明に係る論理回路合成方法の第2の構成は、前記第1の構成において、前記第1ス テップから第6ステップを実行する前に、

前記多出力論理関数f(X)の要素をなす論理関数 $f_0(X)$, …, $f_{n-1}(X)$ の順序を $\pi=(\pi[0]$, \dots , π [m-1]) (但し、 π [i]=jは、 f_j がi番目であることを表す。)とし、論理関数 f_j (\in f(X))が依存する入力変数の集合を $\sup(f_i)$ としたとき、(数 7)で表されるTの値が最 小となるように前記多出力論理関数f(X)の要素の順序πを決定する出力変数順序決定ステ ップと、

前記各入力変数xi (∈X) 及び出力を表す変数yi (∈Y) の順序を、(数8) を満たす順 序Pに決定する全変数順序決定ステップと、



を実行することを特徴とする。

【発明の効果】

[0056]

以上のように、本発明によれば、特性関数二分決定グラフを分割する分割線の位置を、 部分グラフBoの大きさが過度に大きくならないように適度な高さに決めることで、部分グ ラフBoに関する変数を束縛変数とする分解表の列複雑度が極度に増大するのを防止するこ とが可能となる。その結果、比較的小容量のメモリを用いて論理回路合成を実現でき、ま た、論理関数分解処理の演算処理速度を高速化することができる。従って、現在まで有効 な論理回路合成手段が知られていなかった、多出力論理関数の分解によるLUT論理回路 の生成を、現実的なハードウェアを使用して短時間で実行することが可能となる。また、 本発明は、任意の多出力論理関数のLUT論理回路生成に対して汎用的に適用可能である

【発明を実施するための最良の形態】

[0057]

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。 【実施例1】

[0058]

図 9 は本発明の実施例 1 に係る論理回路合成装置及びその周辺装置の構成を表す図であ る。実施例1に係る論理回路合成装置1は、論理仕様記憶手段2に格納された論理回路の 論理仕様から、LUT論理回路を合成し、出力装置4に出力する。論理仕様記憶手段2に は、入力装置3により、目的論理関数がネットリストなど論理仕様データとして格納され る。

[0059]

論理回路合成装置1は、出力変数順序決定手段5、全変数順序決定手段6、BDD生成 手段7、節点テーブル記憶手段8、変数順序最適化手段9、分割線決定手段10、短絡除 去手段11、BDD幅計測手段12、中間変数算出手段13、LUT生成手段14、BD D再構成手段15、及びLUT記憶手段16を備えた構成からなる。

[0060]

出力変数順序決定手段 5 は、多出力論理関数 f(X) の要素の順序 $\pi=(\pi[0], \cdots, \pi[m-1])$ 1]) を決定する。全変数順序決定手段 6 は、各入力変数xi (∈X) 及び出力を表す変数yj (∈Y) の順序を、所定の順序Pに決定する。BDD生成手段7は、全変数順序決定手段6 で決定された順序Pに従って、特性関数二分決定グラフの節点テーブルを生成する。生成 された節点テーブルは、節点テーブル記憶手段8に格納される。変数順序最適化手段9は 、節点テーブル記憶手段8に格納された節点テーブルの変数順序を更に最適化する。

[0061]

分割線決定手段10は、節点テーブル記憶手段8に格納された特性関数二分決定グラフ の節点データに対して、当該特性関数二分決定グラフを分割する分割線の高さlevの決定 を行う。短絡除去手段11は、節点テーブル記憶手段8に格納された特性関数二分決定グ ラフに対し、高さlevの分割線より上の部分グラフの短絡除去処理を行う。BDD幅計測 手段12は、短絡除去処理がされた特性関数二分決定グラフの分割線における幅Wとして 出力する。中間変数算出手段13は、BDD幅計測手段12が出力する幅Wに基づき中間 変数の個数uを算出する。LUT生成手段14は、分割線において2つの部分グラフBo,B1 に分割したときの根節点を含む側の部分グラフBoに属するものについて、LUTを生成し それをLUT記憶手段16に格納する。BDD再構成手段15は、部分グラフBoを中間変 数の個数uと等しい制御入力数を有する二分木に置き換えて、特性関数二分決定グラフを 再構成し、節点テープル記憶手段8を更新する。

[0062]

以上のように構成された本実施例に係る論理回路合成装置1について、以下その動作を 出証特2004-3122042 説明する。

[0063]

図10は実施例1における論理回路合成方法の全体の流れを示すフローチャートである 。全体的な処理の流れでは、最初に、出力変数順序決定手段5と全変数順序決定手段6が 、論理仕様記憶手段2に格納された論理仕様を読み出す。そして、読み出された論理仕様 から、入力変数Xと出力変数Yとを抽出し、これら各変数の初期順序の決定を行う(S1) 。次に、BDD生成手段7は、論理仕様記憶手段2から論理仕様データを読み出し、上記 決定された変数の初期順序に従って特性関数二分決定グラフの節点テーブルを生成する。 生成された節点テーブルは、節点テーブル記憶手段8に格納される(S2)。次に、変数 順序最適化手段9は、節点テーブル記憶手段8に格納された節点テーブルにおいて、特性 関数二分決定グラフの幅の総和がより小さくなるように、更に変数順序の入れ替えを行い 、変数順序を最適化する(S3)。このとき、変数順序の入れ替えは、出力変数の順序集 合Y=(y0,y1,…,ym-1)における出力変数yj (j=0,1,…,m-1) に対して、その出力変数yjが 依存する入力変数 x_i (\in sup(f_i)) は、出力変数 y_i よりも常に高位であるという条件のも とで、変数の入れ替えが行われる。最後に、節点テーブル記憶手段8に格納された特性関 数二分決定グラフの節点テーブルに基づいて、LUT論理回路の合成が行われる(S4) 。以下、上記各段階での処理について詳述する。

[0064]

.(1) 変数X,Yの初期順序の決定

図11は変数順序の決定処理の流れを表すフローチャートである。まず、出力変数順序 決定手段5は、内部変数i,j,renewを0に初期化する(S10)。i,jは置換する変数のイ ンデックスを表す内部変数であり、renewは順序の置換が行われたことを検出するための 更新フラグである。また、出力変数順序決定手段5は、出力変数Yの変数順序を表すm個 の要素を持つ順序 $\pi_0=(\pi_0[0], \pi_0[1], \cdots, \pi_0[m-1])$ を $(0,1,\cdots,m-1)$ に初期化する(S 2)。順序ποは、出力変数Yの変数順序を表す配列である。出力変数の順序は、順序πο により、(数9)のように順序づけされる。

[0065] 【数9】

 $Y=(y_{\pi_0[0]},y_{\pi_0[1]},\cdots,y_{\pi_0[m-1]})$

[0066]

次に、出力変数順序決定手段 5 は、(数10)の演算を行うことにより、順序ποに対 する出力変数順序評価関数を算出し、これを変数Tminに格納する(S 1 2)。ここで、出 力変数順序評価関数とは、(数10)の右辺の関数である。この出力変数順序評価関数は 、各出力変数Yの順序ποが、依存変数の数の少ない順に出力変数Yを順序づけするもので あるときに最小となる。従って、出力変数順序評価関数を最小化することにより、出力変 数Yの順序は最適化されることとなる。また、 $\sup(f_i)$ は、論理関数 f_i ($\in f(X)$) が依存す る入力変数の集合を表す。例えば、 $f_j=f_j(x_1,x_2,x_5,x_{10})$ であれば、 $|\sup(f_j)|=4$ である。 また、 $|\sup(f_i)|$ は $\sup(f_i)$ の変数の個数である(〔定義1〕参照)。

[0067] 【数10】

$$T_{min} = \sum_{k=0}^{m-1} \left| \bigcup_{l=0}^{k} \sup(f_{\pi_0[l]}) \right|$$

[0068]

次に、出力変数順序決定手段 5 は、 $i \neq j$ であるかどうかを判定する(S 1 3)。i = jの 場合には、ステップS19に行く。これは、i=jの場合には置換が行われないので、i=jの 場合を除外する必要があるからである。

[0069]

ステップS13において、 $i \neq j$ であれば、まず、変数置換後の順序 π_1 を初期順序 π_0 に 初期化した後(S 1 4)、順序 π 1の要素 π 1[i]と要素 π 1[j]との置換を行う(S 1 5) 。そして、出力変数順序決定手段 5 は、(数 1 1)の演算を行うことにより、順序 π_1 に 対する出力変数順序評価関数Tを算出する(S 1 6)。

[0070] 【数11】

$$T=\sum_{k=0}^{m-1}\left|igcup_{l=0}^k\sup(f_{\pi_1[l]})
ight|$$

[0071]

ここで、置換後の出力変数順序評価関数Tが置換前の出力変数順序評価関数T minよりも 小さい($T < T_{min}$)場合には(S 1 7)、順序 π_1 のほうが出力変数の順序としてはより適 当であると判断されるため、出力変数順序決定手段 5 は、順序π0をπ1に更新し、Tminを Tとする。そして、順序π0の更新がされたことを表す更新フラグrenewを1とする(S1 8)。

[0072]

次に、j<m-1であれば(S 1 9)、jを1だけインクリメントして(S 2 0)、ステップ S13に戻り、上記出力変数の順序の最適化処理を繰り返す。

ステップS18でj=m-lならば、i番目の出力変数の順序を固定したときの順序の入れ替 えに対する評価がすべて終了したことになるので、jを0に初期化する(S21)。

[0074]

次に、i<m-1であれば(S 2 2)、次の出力変数の順序を固定したときの順序の入れ替 えに対する評価を行うべく、iを1だけインクリメントして(S23)、ステップS13 に戻る。

[0075]

ステップS22において、i=m-1の場合、i番目の出力変数の順序を固定した場合につい ての評価は一通り終了したことになる。但し、順序入れ替えの総数は、m!通りであるが、 この段階では、順序入れ替えの評価はm×(m-1)通りしか行われていない。そこで、残りの 場合についても評価するかどうかを判断するため、上記m×(m-1)通りの評価において順序 π o の更新が行われたかどうかを判定する。すなわち、変数renewが 1 であるかどうかを参 照する(S 2 4)。ここで、renew=1であれば、iを0、renewを0に初期化して(S 2 5)、再びステップS13の処理に戻る。尚、ステップS24でrenew=0であれば、終了す

[0076]

以上のようにして、出力変数Yの順序ποは、出力変数順序評価関数Tminの値が極小化す る順序に最適化される。出力変数順序決定手段 5 は、出力変数Yの順序を順序π0に並べ替 えて出力する。

[0077]

尚、上記処理では、順序入れ替えの評価は必ずしもm!回行われないので、必ずしも出力 変数順序評価関数Tminの値が最小となるように最適化されるとは限らないことに注意して おく。m!回のすべてについての評価を行わないこととしたのは、処理時間を短縮するため である。しかしながら、上記変数並べ替えのアルゴリズムは一例であり、計算処理速度が 十分速い場合や、出力変数及び入力変数の数が比較的少ない場合には、m!回のすべてにつ いて総当たりで評価を行うことにより、出力変数順序評価関数Tminの値が最小となるよう に最適化してもよい。

[0078]

出力変数の順序が決定された後、全変数順序決定手段6は、入力変数X及び出力変数Yの 順序を(数12)の順序Pに従って決定する。

$$P = \left(sup(f_{\pi[0]}), y_{\pi[0]}, sup(f_{\pi[1]}) - sup(f_{\pi[0]}), y_{\pi[1]}, sup(f_{\pi[2]}) - \left(\sum_{k=0}^{1} sup(f_{\pi[k]}) \right), y_{\pi[2]}, \\ \cdots, sup(f_{\pi[m-1]}) - \left(\sum_{k=0}^{m-2} sup(f_{\pi[k]}) \right), y_{\pi[m-1]} \right)$$

ここで、(数12)の条件を満たす限りにおいては、入力変数Xの順序の決め方は任意 である。したがって、ここでは、出力変数

[0080] 【数13】

$$y_{\pi[j]}$$
 $(j=0,1,\cdots,m-1)$

の前にある入力変数の集合

[0081] 【数14】

$$(x_{\theta[p]}, x_{\theta[p+1]}, \cdots, x_{\theta[p+q-1]}) = sup(f_{\pi[j]}) - \left(\sum_{k=0}^{j-1} sup(f_{\pi[k]})\right)$$

の要素間の順序については、xiのインデックスiが小さい順に順序づけることとする。尚 、(数14)において(θ [1], θ [2], …, θ [p], θ [p+1], …, θ [p+q-1], …, θ [n])は、 入力変数Xの順序を表し、heta [k]=iの場合、 x_i は入力変数のk番目に位置することを表す。

[0082]

(2) 特性関数二分決定グラフの節点テーブルの作成

変数X,Yの初期順序Pの決定がされた後、BDD生成手段7は、決定された初期順序Pに 従って、論理仕様記憶手段2に記憶された論理仕様に従って、特性関数二分決定グラフの 節点テーブルを生成する。この節点テーブルは、節点テーブル記憶手段8に格納される。 尚、論理仕様から特性関数二分決定グラフを生成するアルゴリズムに関しては、すでに種 々のアルゴリズムが公知であるため、ここでは説明を省略する。

[0083]

図12は節点テーブルのデータ構造を表す図である。1つの節点に対応する節点データ は、(変数ラベル、0枝の子節点のアドレス、1枝の子節点のアドレス)の3つのデータ 組からなる。変数ラベルには、各節点に対応する入力変数又は出力変数を特定する符号が 格納される。通常は、計算処理の便宜のため、m+n個の各変数 $x_1, \cdots, x_n, y_0, \cdots, y_{n-1}$ には 2 進数の符号が割り当てられるが、ここでは説明の都合上、変数 $x_1, \cdots, x_n, y_0, \cdots, y_{m-1}$ の 記号をそのまま使用する。「0枝」(0-edge)とは、その節点に対応する変数の値(リテ ラル)が 0 であるときの節点間の遷移を表す枝(edge)をいい、「1 枝」(1-edge)とは 、その節点に対応する変数の値(リテラル)が1であるときの節点間の遷移を表す枝をい う。「0枝の子節点」(「1枝の子節点」)とは、その節点に対して0枝(1枝)に沿っ て遷移した先の節点をいう。「節点のアドレス」とは、節点テーブル記憶手段8において 、その節点データが格納されている記憶装置の論理アドレスをいう。

[0084]

従って、ある節点に対応する変数の値が与えられた場合に、その変数値に対する遷移先 の節点を参照する場合には、変数値0,1に応じて0枝の子節点のアドレス,1枝の子節 点のアドレスを参照すれば、特性関数二分決定グラフの径路(path)を辿ることができる

[0085] [例4]

入力変数 $X=(x_1,x_2,x_3)$ に対して(数15)により表される多出力論理関数f(X)について 、変数順序Pは、上記アルゴリズムによってP=(x1,x2,y0,x3,y1)となる。

[0086]【数15】

 $F(X) = (f_0(X), f_1(X))$ $= (x_1x_2, x_1 \vee x_3)$

[0087]

ここで、(数 1 5)の多出力論理関数f(X)の特性関数二分决定グラフは、図 1 3 (b)により表される。従って、図13(b)の特性関数二分決定グラフに対応する節点テーブ ルは、図13(a)のようになる。ここで、終端節点のうち、特性関数値0に対応する終 端節点にはアドレス0、特性関数値1に対応する終端節点にはアドレス1が割り当てられ る。

[例終わり]

[0088]

(3) 変数X,Yの順序の最適化

次に、変数X,Yが初期順序により順序づけられた特性関数二分決定グラフの節点テーブ ルが節点テーブル記憶手段8に格納されると、変数順序最適化手段9は、変数X,Yの間の 順序の入れ替えを実行し、変数X、Y間の順序の最適化を行う。このとき、変数Xの順序の 入れ替えには(数16)の条件(すなわち、「集合 $\sup(f_i)$ に属するすべての入力変数 x_i はyiよりも高位である。」という条件)が課される。

[0089] 【数16】

> $(\forall x_i \in sup(f_j))$ $x_i \succ y_i$

(但し、 $z_p \succ z_q$ は、変数 z_p の高さが変数 z_q の高さよ りも高い $(z_p$ は z_q より高位である) ことを表す。)

[0090]

[例5]

(数15) の多出力論理関数f(x)で表現される論理仕様に対して、上記の変数順序P=(x 1,x2,y0,x3,y1)による特性関数二分決定グラフの節点テーブルが、図13のように生成さ れ、節点テーブル記憶手段8に格納されているとする。変数順序最適化手段9は、この節 点テーブルに対して、上記条件のもとでの変数順序Pの入れ替えを行う。そして、入れ替 え後の変数順序P'により、特性関数二分決定グラフの再構築を行い、その結果、特性関数 二分決定グラフの幅の総和が小さくなった場合にのみ、変数順序P'の節点テーブルで節点 テーブル記憶手段8の内容を更新する。

[0091]

例えば、変数順序最適化手段 3 だ上記 5 交数順序Pを順序P'=(x1, x2, x3, y0, y1)のように 入れ替えを行った場合、特性関数二分決定グラフは図14(b)のようになる。また、こ の特性関数二分決定グラフに対応する節点テーブルは図14(b)のようになる。図14 (a) の節点テープルの大きさと図13 (a) の節点テーブルの大きさは同じである。従 って、この場合、節点テーブル記憶手段8の内容の更新は行われない。

[0092]

このような変数順序の入れ替えによる節点テーブルの再構築を総当たり(又は、適当な 条件を課した試行)で試みることにより、変数順序の最適化が行われる。尚、(数15) の多出力論理関数の場合、図13の特性関数二分決定グラフが最小であるため、節点テー ブル記憶手段8内の節点テーブルの更新は行われない。

「例終わり〕

[0093]

(4) LUTカスケード論理回路の合成

以上のように、最適化された特性関数二分決定グラフの節点テーブルが節点テーブル記 憶手段8に格納されると、続いてLUTカスケード論理回路の合成処理が行われる。そこ で、次に、LUTカスケード論理回路の合成処理について説明する。

[0094]

図15はLUTカスケード論理回路の合成処理の流れを表すフローチャートである。論 理回路合成装置 1 は、分割線の高さを表す内部変数i(i-1が分割線の高さを表す。)をn+ m+1(nは入力変数Xの大きさ(n=|X|)、mは出力変数Yの大きさ(m=|Y|)。)とする。ま た、中間変数の集合Hを空集合 ø とする。また、分割線より高位の変数の集合Za を空集合 φとする。また、関数分解を行う特性関数二分決定グラフBcr^{current}を関数fの特性関数 二分决定グラフBcr(f)とし、Bcr^{current}に含まれる変数の集合Ztを全変数の集合Z(=XUY) に初期化する(S30)。

[0095]

次に、分割線決定手段10は、変数iを1だけ減少する(S31)。すなわち、分割線 の高さを1だけ下げる。そして、集合ZtempをZa∪ {zi}とする(S32)。ここで、 {zi} は高さiの変数ziの集合を表す。すなわち、分割線を下げたので、集合 {zi} を分割線より も高位の変数の集合Ztempに追加する。

[0096]

次に、分割線決定手段10は、関数分解可能性を判定する(S33)。関数分解の可能 性の判定は、分割線で分割した場合の列複雑度μ及び集合Ztempの要素の数とLUTの入 力数の最大値kを比較することにより行われる。すなわち、関数分解可能な条件は、(数 17) で表される。従って、(数17) の条件を満たすか否かで関数分解の可能性が判定 される。

[0097]

【数17】

 $\lceil \log_2 \mu \rceil < k$ かつ $|Z_{temp}| \le k$

[0098]

上記ステップS34の判定の結果、関数分解が可能であれば、次に、変数iが1である か否かを判定する(S 3 5)。i=lならば、これ以上関数分解はできないので、LUT生 成手段14は関数f(Ztemp)をLUTを生成し、LUT記憶手段16に格納し、終了する(S36)。また、ステップS35において、分割線の高さiが1よりも大きい場合には、 分割線決定手段10は、集合Zaを集合Ztempに更新して(S37)、ステップS31に戻 る。

[0099]

一方、ステップS34において、関数分解が不可能であると判定される場合、分割線決 定手段10は、Zaの大きさ|Za|=|H|かどうかを判定する(S38)。もし、|Za|=|H|なら ば、これ以上分割線を下げても関数分解が可能となる可能性はない。従って、この場合に は、分割線決定手段10は、LUT論理回路が実現不可能である旨のメッセージを出力装 置4に出力し(S39)、処理を終了する。

[0100]

ステップS38において、|Za|>|H|であれば、短絡除去手段11は、分割線の高さ以下 の高さにある変数の集合ZuをZu-Zuとする(S40)。次に、短絡除去手段11は、分割 線よりも高位の部分グラフに対して短絡除去を行う。次いで、BDD幅計測手段12は、 短絡除去がされた特性関数二分決定グラフについて、分割線における幅μαを計測する。 次に、中間変数算出手段13は、レイル数uaを(数18)により計算する(S41)。

[0101]

【数18】

 $u_a = \lceil \log_2 \mu_a \rceil$

[0102]

次に、LUT生成手段 1 4 は、 (Z_a, Z_b) を変数の分割として、 $f(Z)=g(h(Z_a), Z_b)$ の形で 関数分解したときの関数h(Za)のLUTを生成し、LUT記憶手段16に格納する(S4 2)。すなわち、上記S41の短絡処理が行われていない特性関数二分決定グラフについ て、変数Zaに関する部分グラフをBa、Zbに関わる部分グラフをBbとする。また、ステップ S41において短絡除去がされた特性関数二分決定グラフについて、Xa(⊆Za)に関わる 部分グラフをBa'、Zaに関わる部分グラフをBaとする。LUT生成手段14は、部分グラ フ B_a から、集合 Z_a に属するすべての入力変数 x_i ($\in Z_a$) を制御入力とし、集合 Z_a に属する すべての出力変数yi (∈Za) を出力するLUTを生成する。次いで、LUT生成手段14 は、ステップS41において短絡除去がされた特性関数二分決定グラフについて、部分グ ラフBa'から直接接続される部分グラフBb内の節点の各々にuaビットの符号(h1,…,hu2)を 割り当てる。この符号(h1,…,hua)を中間変数とする。そして、部分グラフBa'から、集合 Zaに属するすべての入力変数Xa (∈Za) を制御入力とし、中間変数(h1,…,hua)を出力す るLUTを生成する。そして、これらのLUTをLUT記憶手段16に格納する。

[0103]

次に、BDD再構成手段 15 は、 (Z_a,Z_b) を変数の分割として、 $f(Z)=g(h(Z_a),Z_b)$ の形 で関数分解したときの関数g(h,Zb)についての特性関数二分決定グラフを生成する(S4 4)。すなわち、BDD再構成手段15は、ステップS41において短絡除去がされた特 性関数三分決定グラフについて、Xa(⊆Za)に関わる部分グラフを、中間変数(h1,…,hua)を制御入力とする二分木に置き換える。

[0104]

次に、中間変数の集合Hを、ua個の中間変数(h1,…,hua)に更新する。そして、集合Ztを 集合Zbと集合Hとの和集合ZbUHとする(S44)。

[0105]

次に、|Zt|がk以下かどうかを判定する(S 4 5)。|Zt|≤kならば、関数gのLUTを 生成し、LUT記憶手段16に格納し(S46)、処理を終了する。

[0106]

ステップS44において、|Zt|>kならば、分割線の高さiを|Zt|+1, Bcr^{current}をBcr (g),集合Ztを集合Zbと集合Hとの和集合Zb∪Hとした後(S47)、更に、集合Zaを集合H ,関数fを関数gとして(S48)、ステップS31に戻る。

[0107]

以上の処理により、論理関数の分解が行われ、LUTカスケード論理回路が構成される

[0108]

以上のように、本実施例の論理回路合成装置1によれば、比較的少容量のメモリを用い てLUT論理回路の合成を実現できる。また、論理関数分解処理の演算処理速度を高速化 することができる。

[0109]

また、現在まで有効な論理国路合成手段が知られていなかった、多出力論理関数の分解 による途中出力を有するLUT論理回路の生成を、現実的なハードウェアを使用して短時 間で実行することが可能となる。

[0110]

(5) 実験結果

最後に、本発明の効果を示すため、実際に幾つかのベンチマーク関数を用いてLUTカ スケード論理回路の合成を行った結果を図16に示す。実験は上記実施例1のアルゴリズ ムをC言語で実装し、MCNC89ベンチマーク関数に適用した。図16は、LUTの入力数k を10に設定した場合の結果である。

[0111]

図16において、「Name」は関数名、「In」は入力数、「Out」は出力数、「LUT」は生 成されるLUTの総数、「Cas」はカスケードの個数を表し、「段数」はカスケードの段 数を表す。実行環境は、IBM PC/AT互換機, Pentium (登録商標) 4 2.0GHz, メモリ 512MB yte, OSはWindows (登録商標) 2000, cygwin上でgccを用いてコンパイルした。本アル ゴリズムでは、出力のグループ分けを行うため、一つずつの出力をグループに加えて特性 関数二分決定グラフを構成し、変数順序最適化を行う。kが大きくなると、LUTカスケ ードに対応する特性関数二分決定グラフが大きくなる。LUTカスケードで構成可能な限 り、グループの出力を一つずつ増やしながら変数順序最適化を行うため、大きな特性関数 二分決定グラフの変数順序最適化を行う回数が増える。このため、kが大きくなると多く の実行時間が必要となる。実行時間の殆どは、特性関数二分決定グラフの変数順序最適化 のための時間である。

[0112]

本発明の効果を確認するため、非特許文献15に記載の方法との比較を行った。非特許 文献15の方法は、MTBDDに基づいており、多出力論理関数の出力を幾つかのグルー プに分割してMTBDDで表現し、LUTカスケードで実現する。MTBDDの幅が大き すぎるため分解不可能な場合は、OR分割を用いてカスケードを分割する。図16では、 非特許文献15の方法については、一つのグループの出力数は8として、出力を分割して いる。

[0113]

非特許文献15の方法では、実現したLUTカスケードのLUTの個数や段数にかかわ らず、分割するグループの出力数を固定しているため、カスケードの個数は多くなり、段 数は小さくなる傾向にある。一方、本発明に係る方法では、LUTカスケードは可能な限 り、一つのグループの出力の個数を増やすので、段数は多くなり、カスケードの個数は少 なくなる。

【図面の簡単な説明】


[0114]

- 【図1】特性関数二分決定グラフの一例を示す図である。
- 【図2】出力変数の短絡除去を説明するための図である。
- 【図3】多出力論理関数を2つの関数に関数分解した場合の論理回路の構成を表す図 である。
- 【図4】短絡除去を行った後の特性関数二分決定グラフの構成を表す図である。
- 【図5】ADR2の特性関数二分決定グラフを表す図である。
- 【図6】ADR2の特性関数二分決定グラフを分割したときの根節点側の部分グラフ をLUTに変換する処理を説明するための図である。
- 【図7】ADR2の特性関数二分決定グラフを短絡除去し、LUTに変換する処理を 説明するための図である。
- 【図8】ADR2の特性関数二分決定グラフを短絡除去し、LUTに変換する処理を 説明するための図である。
- 【図9】本発明の実施例1に係る論理回路合成装置及びその周辺装置の構成を表す図
- 【図10】実施例1における論理回路合成方法の全体の流れを示すフローチャートで ある。
- 【図11】変数順序の決定処理の流れを表すフローチャートである。
- 【図12】節点テープルのデータ構造を表す図である。
- 【図13】(数15)の既約な特性関数二分決定グラフ及びその節点テーブルを表す 図である。
- 【図14】(数15)の特性関数二分決定グラフ及びその節点テーブルを表す図であ る。
- 【図15】LUTカスケード論理回路の合成処理の流れを表すフローチャートである
- 【図16】本発明の論理回路合成方法によるLUTカスケード論理回路の合成につい ての実験結果を示す図である。

【符号の説明】

- [0115]
- 1 論理回路合成装置
- 2 論理仕様記憶手段
- 3 入力装置
- 4 出力装置
- 5 出力変数順序決定手段
- 6 全変数順序決定手段
- 7 BDD生成手段
- 8 節点テーブル記憶手段
- 9 変数順序最適化手段
- 10 分割線決定手段
- 11 短絡除去手段
- 12 BDD幅計測手段
- 13 中間変数算出手段
- 14 LUT生成手段
- 15 BDD再構成手段
- 16 LUT記憶手段


【書類名】図面 【図1】




【図2】

出力変数の短絡除去


出力を表す節点 y, (∈ Y)とその節点から出る枝のうち、定数Oに接続する枝を取り除き、それ以外の枝が指す節点に、節点 y, の親から直接枝を繋ぐ。









【図4】




【図5】





【図7】




[図8]

(a)


ľ	2 1	a_1	b_1	S 1	S 2
(0	0	0	0	0
(0	0	1	1	0
	0	1	0	1	0
	0	1	1	0	1
	1	0	0	1	0
	1	0	1	0	1
	1	1	0	0	1
	1	1	1	1	1

(b)




LUT数: 4 段数: 2







【図10】



【図11】









【図13】


アドレス



【図14】



【図15】





Name	In	Out	本発明の方法			Mishchenko [15]		
			LUT	段数	Cas	LUT	段数	Cas
C1908	33	25	320	11	5	3015	18	30
apex1	45	45	115	12	1	213	10	5
apex6	135	99	385	18	4	728	18	18
duke2	22	29	46	4	1	51	3	4
term1	34	10	50	8	1	37	6	2
ttt2	24		54	6	1	47	4	3

LUTの入力数をk=10とした場合

1/E



【書類名】要約書

【要約】

【課題】多出力論理関数に対し、中間出力を有するLUT論理回路が合成可能な論理回路 合成装置を提供する。

【解決手段】多出力論理関数f(X)の特性関数 $\chi(X,Y)$ の特性関数二分決定グラフ節点テー ブル記憶手段8と、LUT記憶手段16と、特性関数二分決定グラフを所定の高さlevの 分割線で部分グラフBo,B1に分割し短絡除去処理を行う短絡除去手段11と、分割線にお ける幅Wを計測するBDD幅計測手段12と、幅Wに基づき中間変数の個数を算出する中間 変数算出手段13と、部分グラフBoにつきLUTを生成するLUT生成手段14と、中間 変数の個数uと等しい制御入力数を有する二分木を生成し、部分グラフBoを二分木で置き 換え、特性関数二分決定グラフを再構成するBDD再構成手段15とを備えた構成とした

図 9 【選択図】



認定・付加情報

特許出願の番号 特願2003-389264

受付番号 50301910135

担当官 末武 実 1912

平成15年11月20日

<認定情報・付加情報>

【提出日】 平成15年11月19日



特願2003-389264

出願人履歴情報

識別番号

[802000031]

1. 変更年月日 [変更理由]

2002年 4月19日

住所氏名

新規登録 福岡県北九州市若松区ひびきの2番1号

財団法人北九州産業学術推進機構

Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/017263

International filing date: 19 November 2004 (19.11.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2003-389264

Filing date: 19 November 2003 (19.11.2003)

Date of receipt at the International Bureau: 27 January 2005 (27.01.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)

